VLSI-Entwurf eines RISC-Prozessors

Dieses Lehr- und Arbeitsbuch führt in den modernen Entwurf großer Chips ein. Ein großer, leistungsfähiger RISC-Prozessor wird in einer Hardware-Beschreibungssprache (HDL) spezifiziert, hierarchisch entwickelt und schließlich als Gattermodell dem Halbleiterhersteller zur Fertigung übergeben. Das Ergebnis ist ein Semi-Custom-Prozessor mit über 100.000 Bruttogattern und einer Rechenleistung von bis zu 40 MIPS. Das Buch mit Diskette führt auch ausführlich in die HDL VERILOG ein.

Autorentext

Prof. Dr. Ulrich Golze ist Professor für den Entwurf integrierter Schaltungen an der TU Braunschweig.

Inhalt
VLSI-Entwurf - RISC-Prozessor - Pipeline-Architektur - Hardware-Beschreibungssprache (HDL) - Einführung in VERILOG HDL - Verhalten und Struktur - Interpreter - Grobstrukturmodell - Gattermodell - Test.