Approximatives Rechnen kann die Entwurfskomplexität bei gleichzeitiger Steigerung der Leistung und des Leistungsvermögens für fehlerresistente Anwendungen verringern. Diese Kurzbeschreibung befasst sich mit einem neuen Entwurfsansatz für die Approximation von Multiplizierern. Die Teilprodukte des Multiplizierers werden verändert, um unterschiedliche Wahrscheinlichkeitsterme einzuführen. Die logische Komplexität der Approximation wird für die Akkumulation der veränderten Teilprodukte basierend auf deren Wahrscheinlichkeit variiert. Die vorgeschlagene Approximation wird in zwei Varianten von 16-Bit-Multiplizierern eingesetzt. Die Syntheseergebnisse zeigen, dass die vorgeschlagenen 8-Bit-Multiplizierer im Vergleich zu einem exakten Multiplizierer Leistungseinsparungen erzielen und die Verzögerung reduzieren. Sie haben eine bessere Genauigkeit im Vergleich zu bestehenden geschätzten Multiplizierern. Diese sind besser als die bisherigen Arbeiten. Die Leistung der vorgeschlagenen Multiplikatoren wird mit einer Bildverarbeitungsanwendung unter Verwendung eines Gauß-Filters bewertet, wobei der Gauß-Filter mit dem vorgeschlagenen approximativen Multiplikatormodell den höchsten Peak-Signal-Rauschabstand (PSNR) erreicht.

Autorentext

Prof. Sridhar T.N., Assistenzprofessor, Abteilung für Elektronik und Kommunikationstechnik, Cambridge Institute of Technology, Devanahalli, Bangalore Rural District, hat viele Fächer für Ingenieurstudenten unterrichtet. Er hat sich auf VLSI-Design und eingebettete Systeme spezialisiert.