In diesem Buch werden mehrere neue Ansätze vorgestellt, die den Weg für die nächste Generation integrierter Schaltungen ebnen, die auch in sicherheitskritischen Anwendungen erfolgreich und zuverlässig integriert werden können. Die Autoren beschreiben neue Maßnahmen zur Bewältigung der steigenden Herausforderungen im Bereich des Designs für Testbarkeit, Fehlersuche und Zuverlässigkeit, die für moderne Schaltungsentwürfe unbedingt erforderlich sind. Insbesondere werden in diesem Buch formale Techniken wie das Satisfiability (SAT)-Problem und das Bounded Model Checking (BMC) kombiniert, um die entstehenden Herausforderungen in Bezug auf die Zunahme des Testdatenvolumens, die Testanwendungszeit und die erforderliche Zuverlässigkeit zu bewältigen. Alle Methoden werden detailliert diskutiert und unter Berücksichtigung von industrie-relevanten Benchmark-Kandidaten ausführlich evaluiert. Alle Maßnahmen wurden in ein gemeinsames Framework integriert, das standardisierte Software/Hardware-Schnittstellen implementiert.

Bietet dem Leser eine Kombination aus einem umfassenden Satz formaler Techniken Stellt neu entwickelte heuristische Retargeting-Techniken vor und integriert sie in einen gemeinsamen Rahmen Beschreibt vollständig konforme Maßnahmen zur Verbesserung der DFT-, DFD- und DFR-Funktionen

Autorentext

Sebastian Huhn ist derzeit PostDoc in der Gruppe für Technische Informatik an der Universität Bremen, Deutschland. Sebastian Huhn erhielt 2012 (2014) seinen Bachelor (Master) in Technischer Informatik an der Universität Bremen und promovierte 2020 zum Dr.-Ing.. Daneben ist er als Senior Researcher am Deutschen Forschungszentrum für Künstliche Intelligenz (DFKI) tätig. Seine Forschungsinteressen umfassen Testschnittstellen, formale Methoden, formale Lösungsverfahren, Pattern Retargeting und Zuverlässigkeitsanalyse bzw. -verbesserung von Schaltungen. Seit 2018 ist er im Programmkomitee der International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS), der International Conference on Advances in System Testing and Validation Lifecycle (VALID), des IEEE European Test Symposium (ETS) und der IEEE/ACM International Conference On Computer Aided Design (ICCAD) seit 2020.

Rolf Drechsler ist seit 2011 Leiter der Abteilung Cyber-Physical Systems am Deutschen Forschungszentrum für Künstliche Intelligenz (DFKI). Außerdem ist er seit 2001 ordentlicher Professor am Institut für Informatik der Universität Bremen. Zuvor war er in der Abteilung Corporate Technology der Siemens AG und am Institut für Informatik der Albert-Ludwigs-Universität Freiburg/Breisgau tätig. Rolf Drechsler erhielt das Diplom und den Dr. Phil. Nat. in Informatik an der Goethe-Universität in Frankfurt am Main, Deutschland, 1992 bzw. 1995. Rolf Drechsler konzentriert sich in seiner Forschung am DFKI und in der von ihm geleiteten Gruppe für Rechnerarchitektur am Institut für Informatik der Universität Bremen auf die Entwicklung und den Entwurf von Datenstrukturen und Algorithmen mit dem Schwerpunkt Schaltungs- und Systementwurf.

Inhalt

Einführung.- Integrierte Schaltungen.- Formale Techniken.- Eingebettete Kompressionsarchitektur für Testzugriffsports.- Optimiertes SAT-basiertes Retargeting für eingebettete Kompression.- Rekonfigurierbare TAP-Controller mit eingebetteter Kompression.- Eingebettete mehrkanalige Testkompression für Tests mit geringer Pin-Anzahl.- Erhöhte Zuverlässigkeit durch formale Techniken.- Fazit und Ausblick.