Die Problematik beim Schreiben eines Buches über VLSI Entwurf und VLSI Sy steme besteht in d~~ großen Vielfalt dieses Themas. Will man eine mehr oder we niger vollständige Ubersicht über dieses Gebiet geben, so artet dies in ein "kom mentiertes Literaturverzeichnis" aus, es sei denn man schreibt ein mehrbändiges Werk. Die detaillierte Abhandlung über ein Einzelthema aus dem Bereich des VLSI Entwurfes, wie zum Beispiel über die technologischen Grundlagen, über Spezifikation, Analyse oder Synthese höchstintegrierter Schaltungen, oder über Prüfen und Testen, ist Stoff genug für ein in sich geschlossenes :ßuch. Nichtsdestotrotz ist das Ziel dieses Buches, eine Einführung in das Gebiet VLSI Entwurfund VLSI Systeme zu geben. Zum Erreichen dieses Ziels haben wir einen Mittelweg gewählt. Zu fast allen Einzelthemen gehen wir detailliert auf Fragen ein, die exemplarischen Charakter haben. Übersichten verbinden diese Beispiele und Einzelthemen zu einem Ganzen. Die detaillierte Ausarbeitung einiger Teil aspekte soll hierbei dem Leser die Probleme beim VLSI Entwurf näherbringen und ihm einen Eindruck der beim VLSI Entwurf verwendeten (oder zu verwen denden) Methoden vermitteln. Natürlich spielen in diesem Zusammenhang die von uns im Sonderforschungs bereich 124 VLSI-Entwurfsmethoden und Parallelität erzielten Ergebnisse und gemachten Erfahrungen eine herausragende Rolle. So werden auch neue For schungsergebnisse vorgestellt, die bisher noch nicht veröffentlicht sind, wie zum Beispiel die automatische Dimensionierung der Spannungsversorgung, Teile des lokalen Plazierens und Verdrahtens sowie die hierarchischen Verfahren zur Schichtzuweisung in den Kapiteln 7 und 8.

Autorentext
Paul Molitor ist Professor für Technische Informatik an der Martin-Luther-Universität Halle-Wittenberg. Vor seiner Tätigkeit an der Universität Halle war er Professor für Schaltungstechnik an der Humboldt-Universität zu Berlin (1993/94) bzw. Projektleiter in dem an der Universität des Saarlandes und der Universität Kaiserslautern angegliederten Sonderforschungsbereich 'VLSI Entwurfsmethoden und Parallelität' (1983-92). Er studierte Informatik und Mathematik an der Universität des Saarlandes (Diplom 1982, Promotion 1986, Habilitation 1992).

Klappentext

Die Problematik beim Schreiben eines Buches über VLSI Entwurf und VLSI Sy­ steme besteht in d~~ großen Vielfalt dieses Themas. Will man eine mehr oder we­ niger vollständige Ubersicht über dieses Gebiet geben, so artet dies in ein "kom­ mentiertes Literaturverzeichnis" aus, es sei denn man schreibt ein mehrbändiges Werk. Die detaillierte Abhandlung über ein Einzelthema aus dem Bereich des VLSI Entwurfes, wie zum Beispiel über die technologischen Grundlagen, über Spezifikation, Analyse oder Synthese höchstintegrierter Schaltungen, oder über Prüfen und Testen, ist Stoff genug für ein in sich geschlossenes :ßuch. Nichtsdestotrotz ist das Ziel dieses Buches, eine Einführung in das Gebiet VLSI Entwurfund VLSI Systeme zu geben. Zum Erreichen dieses Ziels haben wir einen Mittelweg gewählt. Zu fast allen Einzelthemen gehen wir detailliert auf Fragen ein, die exemplarischen Charakter haben. Übersichten verbinden diese Beispiele und Einzelthemen zu einem Ganzen. Die detaillierte Ausarbeitung einiger Teil­ aspekte soll hierbei dem Leser die Probleme beim VLSI Entwurf näherbringen und ihm einen Eindruck der beim VLSI Entwurf verwendeten (oder zu verwen­ denden) Methoden vermitteln. Natürlich spielen in diesem Zusammenhang die von uns im Sonderforschungs­ bereich 124 VLSI-Entwurfsmethoden und Parallelität erzielten Ergebnisse und gemachten Erfahrungen eine herausragende Rolle. So werden auch neue For­ schungsergebnisse vorgestellt, die bisher noch nicht veröffentlicht sind, wie zum Beispiel die automatische Dimensionierung der Spannungsversorgung, Teile des lokalen Plazierens und Verdrahtens sowie die hierarchischen Verfahren zur Schichtzuweisung in den Kapiteln 7 und 8.

Inhalt
Die Erfindung des Transistors.- Wieso systematisches Entwerfen ?.- Rechnergestützter Entwurf.- Regularität und Hierarchie.- 1 MOS Basiszellen.- 1.1 MOS-Transistoren.- 1.2 CMOS Basiszellen.- 1.3 (Pseudo) nMOS Logik.- 1.4 Aufgaben.- 2 Entwurfsebenen und Verhaltensmodelle.- 2.1 Einführung.- 2.2 Hierarchie und Entwurfsebenen.- 2.3 ASIC.- 3 Entwurf komplexer Schaltungen.- 3.1 Einführung.- 3.2 Ein Netzkalkül für integrierte Schaltungen.- 3.3 Beispiel: Entwurf einer einfachen ALU.- 3.4 Beispiel: Entwurf schneller Addierer.- 3.5 Beispiel: Entwurf schneller Multiplizierer.- 3.6 Aufgaben.- 4 Krause Logik.- 4.1 Problemstellung einer Ampelsteueranlage.- 4.2 Beschreibung krauser Logik.- 4.3 PLA-Realisierung endlicher Automaten.- 4.4 Test von PLA's.- 4.5 Abänderbare PLA's.- 4.6 Weinberger Arrays.- 5 Rechnergestützte Analyse.- 5.1 Einführung.- 5.2 Strukturanalyse.- 5.3 Verhaltensanalyse.- 6 Rechnergestützte Synthese in Semi-Custom Systemen.- 6.1 Plazierung bei Gate-Arrays und Standardzellen.- 6.2 Globales Verdrahten bei Standardzellen und Gate-Arrays.- 6.3 Plazierung im Makrozellen- und Sea-of-Gates Konzept.- 6.4 Globales Verdrahten bei Makrozellen und Sea-of-Gates.- 6.5 Lokales Verdrahten.- 7 Syntheseverfahren bei logisch topologischen Netzen.- 7.1 Datenstrukturen für logisch topologische Netze.- 7.2 Generierung der Stromversorgung.- 7.3 Schichtzuweisung an die Verbindungswege.- 7.4 Lokale Plazierung und Verdrahtung.- 8 Ausnutzung der Hierarchie.- 8.1 Hierarchische Verfahren.- 8.2 Eine hierarchische Darstellung.- 8.3 Kontextfreie bottom-up Verfahren.- 8.4 Kontextsensitive bottom-up Verfahren.- 8.5 Verfeinernde Verfahren.- 8.6 Über die Güte hierarchischer Verfahren.- 8.7 Weitere Beispiele hierarchischer Verfahren.- 8.8 Aufgaben.- Literatur.