Dieses Buch beschreibt eine neue, grobkörnige rekonfigurierbare Architektur (CGRA), genannt Blocks, und stellt sie in den Kontext von Computerarchitekturen und insbesondere von anderen CGRAs. Das Buch beginnt mit einer ausführlichen Bewertung historischer und bestehender CGRAs und deren Stärken und Schwächen. Dies führt auch zu einem besseren Verständnis und einer neuen Definition dessen, was CGRAs von anderen Architekturansätzen unterscheidet.

Die Autoren stellen Blocks als einzigartig vor, da es über separate programmierbare Steuer- und Datenpfade verfügt, so dass leichtgewichtige Befehlsdekodiereinheiten über eine statisch konfigurierte Verbindung beliebig mit einer oder mehreren Funktionseinheiten (FUs) verbunden werden können. In der Diskussion wird erläutert, wie Architekturen modelliert werden können, was zu einem Flächen- und Energiemodell für Blöcke führt. Die Genauigkeit dieses Modells wird anhand vollständig implementierter Architekturen bewertet, wobei sich zeigt, dass die Fehlerspanne sehr akzeptabel ist, obwohl es um drei Größenordnungen schneller ist als die Synthese. Das Buch schließt mit einer Fallstudie zu einem echten System-on-Chip, einschließlich einer RISC-Architektur, der Blocks CGRA und Peripheriegeräten.

Autorentext
Mark Wijtvliet ist Postdoc-Forscher an der Technischen Universität Dresden. Er erhielt seinen Doktortitel von der Universität Einhdoven im Jahr 2020 und den MSc-Abschluss von der Technischen Universität Eindhoven im Bereich Elektrotechnik im Jahr 2011. Er arbeitete zwei Jahre lang an einem gemeinsamen Projekt der Technischen Universität Eindhoven und der Technischen Universität Delft zur Erforschung von algorithmischen Skeletten auf FPGA-Implementierungen. Diese Forschung führte zur Inspiration der rekonfigurierbaren Blocks-Architektur. Ab 2014 arbeitete er weiter als Forscher an der Technischen Universität Eindhoven und begann 2014 seine Doktorarbeit in der Gruppe für elektronische Systeme im Rahmen des rCPS P3-Projekts. Während dieser Zeit war er auch Projektleiter des PR3-Studententeams, das eine Nutzlast für den Flug auf einer Höhenforschungsrakete baute, und nahm am HiPEAC-Austauschprogramm der CFAED-Gruppe an der Technischen Universität Dresden teil. Mark war auch an der Organisation und Lehre der Kurse Embedded Computer Architecture (in denen Blocks von vielen Studenten verwendet wurde) und Embedded Visual Control beteiligt. Seine Interessen umfassen energieeffiziente rekonfigurierbare Architekturen, Robotik und Raumfahrtanwendungen. Derzeit arbeitet er als Postdoc für die CFAED-Gruppe an der TU Dresden.

Henk Corporaal ist Professor für Architekturen eingebetteter Systeme an der Technischen Universität Einhoven (TU/e) in den Niederlanden. Er hat einen MSc in theoretischer Physik von der Universität Groningen und einen Doktortitel in Elektrotechnik auf dem Gebiet der Computerarchitektur von der Technischen Universität Delft erworben.

Corporaal ist Mitautor von über 500 Zeitschriften- und Konferenzbeiträgen. Darüber hinaus erfand er eine neue Klasse von VLIW-Architekturen, die transportgetriggerten Architekturen, die in mehreren kommerziellen Produkten und von vielen Forschungsgruppen verwendet werden.

Seine Forschungsarbeiten befassen sich mit leistungsarmen Multiprozessor- und heterogenen Verarbeitungsarchitekturen, ihrer Programmierbarkeit und dem vorhersagbaren Entwurf von Soft- und Hard-Echtzeitsystemen. Dazu gehören die Erforschung und der Entwurf von Architekturen für eingebettete Systeme, einschließlich CGRAs, SIMD, VLIW und GPUs, auf Beschleunigern, die Ausnutzung aller Arten von Parallelität, Fehlertoleranz, approximatives Rechnen, Architekturen für maschinelles und tiefes Lernen, Optimierungen und die Abbildung von Netzen für tiefes Lernen sowie die (halb-)automatische Abbildung von Anwendungen auf diese Architekturen. Veröffentlichungen können bei Google Scholar gefunden werden. Weitere Einzelheiten finden Sie unter corporaal.org.

Akash Kumar ist Vorsitzender des Lehrstuhls für Prozessorentwicklung (mit Festanstellung) am Fachbereich Informatik der Technischen Universität Dresden (TUD), Deutschland. Von 2009 bis 2015 war er an der Fakultät für Elektrotechnik und Computertechnik der NUS tätig. Er erhielt 2009 den gemeinsamen Doktortitel für Elektrotechnik in eingebetteten Systemen von der Technischen Universität Eindhoven (TU/e) und der National University of Singapore (NUS); 2005 erwarb er den gemeinsamen Master-Abschluss in eingebetteten Systemen von der TU/e und der NUS und 2002 den Bachelor-Abschluss in Computertechnik von der NUS.

Seine Forschungsinteressen umfassen verschiedene Aspekte der Entwurfsautomatisierung im Zusammenhang mit eingebetteten Echtzeitsystemen mit besonderem Schwerpunkt auf zuverlässigen, ressourceneffizienten und vorhersagbaren Architekturen für eingebettete Systeme, einschließlich FPGA-basierter Architekturen. Seine Forschung erstreckt sich über verschiedene Ebenen des Systemdesigns, vom Hardwaredesign bis zur Anwendungsanalyse. Er hat fast 170 Artikel in führenden internationalen Konferenzen und Fachzeitschriften im Bereich der Designautomatisierung veröffentlicht. Zusammen mit seiner Forschungsgruppe hat er viele Open-Source-Tool-Flows für den Systementwurf und die Systemanalyse veröffentlicht, um der Gemeinschaft die Möglichkeit zu geben, ihre Ergebnisse zu reproduzieren und die Forschung in den entsprechenden Bereichen zu fördern.

Er ist (oder war kürzlich) Mitglied des Programmausschusses renommierter Konferenzen in diesem Bereich wie DAC, DATE, FPL und CASES. Er war Programmvorsitzender der International Conference on Compilers, Architecture, and Synthesis for Embedded Systems (CASES'18 und '19), Embedded Systems for Real-Time Multimedia (ESTIMedia '17), Unterausschussvorsitzender für mehrere Ausgaben der Konferenz Design Automation and Test in Europe (DATE) und Kurzvortragsvorsitzender für das Real-time Systems Symposium (RTSS'19) sowie Mitherausgeber der Zeitschrift Elsevier Microprocessors and Microsystems (2013-2017) und der Sonderausgabe der ACM Transactions on Embedded Computing Systems (TECS). Derzeit ist er Mitherausgeber von IEEE Embedded Systems Letters (ESL) und MDPI Electronics.

Er erhielt den Best Paper Award auf der DATA 2018 sowie Nominierungen für den Best Paper Award auf der DATE 2015, 2017 und 2020, FPL 2014, GLSVLSI 2014, ISVLSI 2020 und Supercomputing Conference 2015. Seine Gruppe erhielt außerdem den HiPEAC Technology Transfer Award 2019. Sein aktuelles Publikations- und Zitationsprofil ist bei Google scholar zu finden. Laut CS-Ranking ist er einer der meistpublizierten Professoren auf Top-Konferenzen an der TU Dresden in der Informatik.

Inhalt

Einführung.- CGRA-Hintergrund.- Konzept der Blocks-Architektur.- Der Blocks-Rahmen.- Energie-, Flächen- und Leistungsbewertung.- Architekturmodell.- Fallstudie: die BrainSense-Plattform.- Schlussfolgerung.